12章RAM IP核试验 ILA显示问题

dddggg

直接运行例程工程一切正常。
自己新建工程，代码照样。前仿后仿都正常，但是JTAG到开发板后，ILA波形不对。
拉开ADDR/WR/RD总线看位波形都是对的，位解析成字节是反的。 比如8位1000000应该是0X80,但是给解析成了0X01。  
我在代码把位反转才显示正常。.probe2({ram_addr[0],ram_addr[1],ram_addr[2],ram_addr[3],ram_addr[4]}), // input wire [4:0]  probe2

反复对比工程步骤，反复对比IP设置  代码，都一样啊。

代码反转后总线显示正确

代码不反转 总线显示错误