7741| 3
|
[ALTERA] fpga从fifo中读取数据问题 |
1金钱
最佳答案FIFO数据输出的延时是可以设置的,如果选择寄存输出,那么输出的数据会多延时一个周期。正常操作,在不选择寄存输出的情况下,输出时序如下:
| ||
发表于 2020-2-18 21:55:26
|
显示全部楼层
| ||
| ||
发表于 2020-2-27 10:01:44
|
显示全部楼层
| ||
|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )
GMT+8, 2024-11-23 13:12
Powered by OpenEdv-开源电子网
© 2001-2030 OpenEdv-开源电子网