正点原子FPGA怎么都没结合时序图编程~~

Ldd69stm32 · 发表于 2019-12-12 10:34:24

感觉视频看的好懵啊~都没有时序什么的说明，就直接上来各种过程块吗~都不知道为啥要有哪些过程块呢~懵逼~

QinQZ · 发表于 2019-12-12 10:34:25

本帖最后由 QinQZ 于 2019-12-12 11:41 编辑

建议你先看Verilog语法篇视频的讲解，再看后面例程的讲解。代码就是根据简介部分所介绍的时序进行编写的。至于过程块可以根据功能的复杂度和代码可读性来划分，没有固定要求一定有多少个

WZTENG · 发表于 2019-12-12 10:51:40

顶一顶

宇智波白 · 发表于 2019-12-12 10:57:51

帮顶

Ldd69stm32 · 发表于 2019-12-12 14:04:00

QinQZ 发表于 2019-12-12 11:40
建议你先看Verilog语法篇视频的讲解，再看后面例程的讲解。代码就是根据简介部分所介绍的时序进行编写的。 ...

好的好的~刚学习有点懵逼~谢谢

张nxnnsnnsns · 发表于 2020-12-16 15:41:46

您好，楼主，想问一下您以前单片机做canopen与伺服驱动器通信控制的，做成功了吗，可以交流一下吗

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] 正点原子FPGA怎么都没结合时序图编程~~