正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › Pll锁相环仿真出不来波形图，输出高阻态

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 5031|回复: 2

[ALTERA] Pll锁相环仿真出不来波形图，输出高阻态

1 主题	1 帖子	0 精华

积分: 4
金钱: 4
注册时间: 2019-11-30
在线时间: 0 小时

发消息

发表于 2019-11-30 22:10:31 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

我的pll锁相环实验仿真输出波形一直是高阻态怎么求解

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

3 主题	1979 帖子	0 精华

Rank: 8 Rank: 8

积分: 5520
金钱: 5520
注册时间: 2018-10-21
在线时间: 1561 小时

发消息

发表于 2019-12-2 09:20:01 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

检查下输入的复位信号给的对不对，在复位结束之后再看输出的时钟波形

回复支持反对

使用道具举报

6 主题	1127 帖子	0 精华

Rank: 6 Rank: 6

积分: 1656
金钱: 1656
注册时间: 2019-8-15
在线时间: 102 小时

发消息

发表于 2019-12-2 18:30:50 | 显示全部楼层

帮顶

成功没有捷径

回复支持反对

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 09:27

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表