OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2534|回复: 0

定时器被外部信号复位同步问题,ETR保持高电平一直处于复位

[复制链接]

2

主题

3

帖子

0

精华

新手入门

积分
12
金钱
12
注册时间
2019-11-26
在线时间
3 小时
发表于 2019-11-26 10:28:53 来自手机 | 显示全部楼层 |阅读模式
请问在定时器的PWM模式下,在ETR引脚得到上升沿后一直保持高电平的时候,定时器确实复位了,但是PWM输出一直处于有效电平,这个时候高电平不应该有作用啊。我查看了计数器的CNT,ETR保持高电平的时候,CNT一直小于比较值CCR,导致PWM波一直有效,请问这个怎么解决?
第一张图是正常情况下,第二第三张图是ETR输入上升沿后继续保持高电平,PWM波一直高电平,预期是只影响PWM波一个周期
IMG_20191126_102303.jpg
IMG_20191126_102316.jpg
IMG_20191126_102317.jpg
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-5-15 07:17

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表