关于FAGA驱动SDRAM所需时序的疑惑

ZL18246105514 · 发表于 2019-11-8 15:42:09

已经按芯片手册上设置好了时序周期，为什么在sdram_para.v文件里还要对这些参数进行加减操作呢，没有理解原理，希望能给我解答一下，困惑了很久

不要的逝去 · 发表于 2019-11-8 15:42:10

我这两天都在研究这个，不是很理解。找了写资料，大概看到了这句话，可能和突发读中止要减4有关
1、不使能自动预充电的情况下，Precharge命令同Burst Stop命令一样，在Burst Read过程中有停止读数据过程的作用，在Precharge/Burst Stop命令后的CAS Latency个时钟停止读过程；而Burst Write过程在Precharge/Burst Stop命令时立即停止写过程。另外在使能自动预充电的情况下，海力士的资料上说不能通过Precharge/Burst Stop命令来停止读、写过程.
版权声明：本文为CSDN博主「向阳花木木」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。

不要的逝去 · 发表于 2019-11-12 10:42:16

然后的话我试了突发读中止和突发读结束不减4和不加2，感觉没什么影响

ZL18246105514 · 发表于 2019-11-12 19:55:18

不要的逝去发表于 2019-11-12 10:42
然后的话我试了突发读中止和突发读结束不减4和不加2，感觉没什么影响

那你知道行选通周期和潜伏期那块为什么要减1吗，最不明白的是这里，明明都设置好了，为什么最后还要减1

不要的逝去 · 发表于 2019-11-12 20:28:50

说实话我上周也是因为这些时序周期，突发长度的各种加减操作苦恼，不知道为什么这么操作，到现在我也不是很明白，但是就将就用了。我觉得这些可能和cnt_clk计数器从0 开始计数有关，根据SDRAM的模式寄存器设置的话，CAS潜伏期是为3的，所以计数器从0计数到2应该就好了。而其他的操作周期可能不需要那么精确，所以导致有的-1，有的不减。

不要的逝去 · 发表于 2019-11-12 20:34:57

我上周也是因为这个时序周期和突发长度加减操作问题困扰，到现在也不是很明白，但是就是将就用吧。我觉得这可能和cnt_clk计数器从0 开始计数有关。根据SDRAM的模式寄存器设置的话，CAS潜伏期是为3的，所以计数器从0计数到2应该就好了。而其他的时序周期可能要求不是很严格，就导致有的减一有的不减。

不要的逝去 · 发表于 2019-11-12 20:53:29

我上周也是因为这个时序周期和突发长度加减操作问题困扰，到现在也不是很明白，但是就是将就用吧。我觉得这可能和cnt_clk计数器从0 开始计数有关。根据SDRAM的模式寄存器设置的话，CAS潜伏期是为3的，所以计数器从0计数到2应该就好了。而其他的时序周期可能要求不是很严格，就导致有的减一有的不减。

ZL18246105514 · 发表于 2019-11-16 15:53:16

不要的逝去发表于 2019-11-12 20:53
我上周也是因为这个时序周期和突发长度加减操作问题困扰，到现在也不是很明白，但是就是将就用吧。我觉得这 ...

嗯，好的，谢谢啦

QinQZ · 发表于 2020-10-23 16:12:40

为了调整SDRAM读写的时序参数。
像fifo的读写和状态机的跳转，都有延时，所以要把这些时钟周期考虑进去

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] 关于FAGA驱动SDRAM所需时序的疑惑

最佳答案

原子哥极力推荐 /2