OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2662|回复: 4

老哥们,有很大的疑惑关于OV7725

[复制链接]

4

主题

12

帖子

0

精华

初级会员

Rank: 2

积分
110
金钱
110
注册时间
2019-9-12
在线时间
23 小时
发表于 2019-9-16 19:41:23 | 显示全部楼层 |阅读模式
5金钱
请问为什么我在原子哥的摄像头模块实物上看不到晶振呢??
另外我手头上不知道是不是野火的摄像头。
2OZF[1NPRPAS{T5}[J8BW5O.png
IMG_5784.JPG
IMG_5785.JPG
IMG_5786.JPG

最佳答案

查看完整内容[请看2#楼]

解决了: 1、晶振就在摄像头底下
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

4

主题

12

帖子

0

精华

初级会员

Rank: 2

积分
110
金钱
110
注册时间
2019-9-12
在线时间
23 小时
 楼主| 发表于 2019-9-16 19:41:24 | 显示全部楼层
解决了:
1、晶振就在摄像头底下
回复

使用道具 举报

4

主题

12

帖子

0

精华

初级会员

Rank: 2

积分
110
金钱
110
注册时间
2019-9-12
在线时间
23 小时
 楼主| 发表于 2019-9-16 19:43:16 | 显示全部楼层
这款摄像头也打死找不到晶振,为什么呢???另外我用逻辑分析仪看到的波形,VSYNC的是16ms左右,怎么帧数还挺高的??,最不解的是输出的PCLK时钟不是恒定的
回复

使用道具 举报

4

主题

12

帖子

0

精华

初级会员

Rank: 2

积分
110
金钱
110
注册时间
2019-9-12
在线时间
23 小时
 楼主| 发表于 2019-9-17 13:29:37 | 显示全部楼层
2、因为所用的逻辑分析仪最高采样频率才到24MHz,因此分析不了12MHZ 或者24MHz的PCLK信号,但是能探测到波形,虽然频率不准,以及准确的VSYNC和HSYNC信号,用简单的OV7725寄存器配置出来是没问题,但是具体配置还有待考量,不能直接生搬硬套,原子哥F1里带FIFO OV7725的配置时序探测有问题,存疑。。同时PCLK的输出时序不是一直恒定位配置好的12MHZ 或者24MHz 而是HSYNC 高电平有效期间才输出的!!!慢慢一步一步探索把,用F4强大的内存和处理速度,不用FIFO,先想办法获取一帧图像数据给电脑,然后看看能不能有图片把。。
回复

使用道具 举报

4

主题

12

帖子

0

精华

初级会员

Rank: 2

积分
110
金钱
110
注册时间
2019-9-12
在线时间
23 小时
 楼主| 发表于 2019-9-17 13:32:14 | 显示全部楼层
3、存在的问题是上述原理图里的摄像头数据八位输出,怎么不是并行输出的,而是用了一个移位寄存器,把八位数据一位一位移出去的???这和直接八位数据并行输出的配置会不会有不同???
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-10 15:29

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表