FPGA进行uart串口实验时无法接收到数据

jjj123 · 发表于 2019-8-22 09:44:35

程序是按照开发指南上打的，检查了好几遍，应该没什么问题。
烧进去之后用串口助手发送数据，无法接收，如下图

捕获.JPG

波特率也跟uart_top里设置的一致。
编译后的警告如下：
捕获.JPG

上网查了后面四个警告，但有点看不懂，希望得到某大神协助。

SunML · 发表于 2019-8-22 14:12:27

管脚分配错了吧。另外可以直接使用提供的源码下载测试

jjj123 · 发表于 2019-8-24 09:08:44

SunML 发表于 2019-8-22 14:12
管脚分配错了吧。另外可以直接使用提供的源码下载测试

管脚分配检查过了，没有问题

jjj123 · 发表于 2019-8-24 09:09:32

SunML 发表于 2019-8-22 14:12
管脚分配错了吧。另外可以直接使用提供的源码下载测试

我主要觉得那几个警告可能是问题所在

QinQZ · 发表于 2019-8-25 09:09:44

本帖最后由 QinQZ 于 2019-8-25 09:11 编辑

第一个警告是某些引脚固定输出低电平或者高电平了，这个可能是程序对IO的操作不对引起的；
后面的警告是没有对时钟进行约束，一般低速的通信可以不做时序约束；
你截的图定义的波特率，不是顶层模块定义的，可以检测顶层定义的波特率是否为9600。