移植F103ZGt6和ucos到C8t6出现bug，仿真run要点5次才能跑起来，只下程序上电后不运行

hope0116

移植完成后，下载程序完成，板子上电不能自己运行，仿真时要点5次RUN，才能进行仿真，看寄存器也是点一次变一次，求助是什么原因？
截图三次按run之后的情形，然后有一个图还很怪 寄存器里出现FFFFE这些东西，不正常吧

yklstudent

使用printf了？

hope0116

yklstudent 发表于 2019-5-27 20:41
使用printf了？

没有用printf，这是仿真第一步，进来之后要点run开始运行，正常情况下没有断点，点一次run，程序就跑起来了。我这边没有设置断点，点run要点5次才能跑起来，而且每次点run之后寄存器里的值都会变，感觉像系统没找到启动的地方，5次之后才能正常跑起来。

MXA

程序呢，会不会是程序里停了，你的PC后两次指向的都是同一条指令，有问题啊

hope0116

MXA 发表于 2019-5-27 21:19
程序呢，会不会是程序里停了，你的PC后两次指向的都是同一条指令，有问题啊

就是这样，开始仿真是从这里走的，感觉要点5次才能去正确的启动的地方

hope0116

hope0116 发表于 2019-5-28 09:40
就是这样，开始仿真是从这里走的，感觉要点5次才能去正确的启动的地方

[img][/img]

MXA

hope0116 发表于 2019-5-28 09:41
[/img]

你把这两个函数发出来看看

hope0116

MXA 发表于 2019-5-28 10:03
你把这两个函数发出来看看

void SystemInit (void)
{
  /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
  /* Set HSION bit */
  RCC->CR |= (uint32_t)0x00000001;

  /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
#ifndef STM32F10X_CL
  RCC->CFGR &= (uint32_t)0xF8FF0000;
#else
  RCC->CFGR &= (uint32_t)0xF0FF0000;
#endif /* STM32F10X_CL */   
  
  /* Reset HSEON, CSSON and PLLON bits */
  RCC->CR &= (uint32_t)0xFEF6FFFF;

  /* Reset HSEBYP bit */
  RCC->CR &= (uint32_t)0xFFFBFFFF;

  /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
  RCC->CFGR &= (uint32_t)0xFF80FFFF;

#ifdef STM32F10X_CL
  /* Reset PLL2ON and PLL3ON bits */
  RCC->CR &= (uint32_t)0xEBFFFFFF;

  /* Disable all interrupts and clear pending bits  */
  RCC->CIR = 0x00FF0000;

  /* Reset CFGR2 register */
  RCC->CFGR2 = 0x00000000;
#elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
  /* Disable all interrupts and clear pending bits  */
  RCC->CIR = 0x009F0000;

  /* Reset CFGR2 register */
  RCC->CFGR2 = 0x00000000;      
#else
  /* Disable all interrupts and clear pending bits  */
  RCC->CIR = 0x009F0000;
#endif /* STM32F10X_CL */
   
#if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)
  #ifdef DATA_IN_ExtSRAM
    SystemInit_ExtMemCtl();
  #endif /* DATA_IN_ExtSRAM */
#endif

  /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
  /* Configure the Flash Latency cycles and enable prefetch buffer */
  SetSysClock();

#ifdef VECT_TAB_SRAM
  SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */
#else
  SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */
#endif
}