正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 综合电子技术 › 正点原子技术支持板块 › 用户提问求助区 › FPGA建立层次图

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 2831|回复: 0

[其他模块] FPGA建立层次图

5 主题	8 帖子	0 精华

Rank: 2

积分: 55
金钱: 55
注册时间: 2013-3-28
在线时间: 1 小时

发消息

发表于 2019-1-30 16:44:40 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

请教一下：Quartus II中，怎么建立实验3_top_key_beep所做的层次图。我建立了beep.v、debounce.v和control.v三个文件，但是不知道怎么建立符号？让beep成顶层，另外两个成为符号。。谢谢。。。。。

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-22 15:58

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表