FPGA怎样串行接收16位或32位数据？

lq826311756

这个问题困扰我好多天了 串口通信只能一次接收8位数据，而如果接收16位或32位的数据，那么得通过串口接收2个或4个8位数据，那如何把先后收到的一组数据转化成一个16位或32位数据呢？

QinQZ

这个简单，寄存先后收到的数据，最后使用位拼接就行了

ywhfdl

QinQZ 发表于 2018-12-25 16:45
这个简单，寄存先后收到的数据，最后使用位拼接就行了

为什么收发都是32bit 呢？？不是其他的长度？？收发拼接是没问题的，就是不知道这个是为什么。

ywhfdl

@openedvadmin,   @正点原子

QinQZ

ywhfdl 发表于 2018-12-25 17:46
为什么收发都是32bit 呢？？不是其他的长度？？收发拼接是没问题的，就是不知道这个是为什么。

没太明白你的意思，哪里来的32bit?一般数据位是8位，数据量多就分多次发送

szczyb1314

串口咋发送16bit的数据的？难道不是分成两个8bit的发送的？那下位机是咋把这两个8bit的数据合成一个16bit的数据的？你是不是理解有误？

605932016

找74HC595的数据手册，了解595的结构。另外，VERILOG语言中有拼接运算符。

lq826311756

各位大佬的思路我大致已经明白了，但又遇到了新的问题。。
我参考的是原子哥的例程，其中有uart_done信号（当接收或发送完成时，置一个波特率脉冲的高电平），那么我如果是在always用sys_clk上升沿作为敏感信号，在always中if根据uart_done判断接收字节序号，那这样尽管接收了一个字节，但32位缓存器对这个字节保存了4次（uart_done高电平时间长于sys_clk高电平时间）。
这样该怎样处理呢？

siudya

lq826311756 发表于 2019-1-1 19:15
各位大佬的思路我大致已经明白了，但又遇到了新的问题。。
我参考的是原子哥的例程，其中有uart_done信号 ...

检测uart_done上升沿，置位标志位，再保存就可以了