OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2660|回复: 3

请问下,当一个io口他是输出高阻状态是什么意思?不高也不低,是为了保护他吗?那保护的原理是什么呢

[复制链接]

31

主题

71

帖子

0

精华

初级会员

Rank: 2

积分
133
金钱
133
注册时间
2018-4-22
在线时间
17 小时
发表于 2018-5-2 20:50:15 | 显示全部楼层 |阅读模式
1金钱

最佳答案

查看完整内容[请看2#楼]

想象一个推挽输出,由一个NMOS和一个PMOS组成,两者D极相连,此连接点就是输出位置。NMOS导通输出为低电平(接近VSS),PMOS导通输出高电平(接近VDD)。而当两个MOS都不导通时输出几乎处于断开隔离的状态,这就是输出高阻态,我认为高阻态主要是为了不影响、不干扰其他与之相连的电路部分的工作,比如有几个驱动输出并联的时候。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

6

主题

305

帖子

1

精华

金牌会员

Rank: 6Rank: 6

积分
2876
金钱
2876
注册时间
2016-7-17
在线时间
404 小时
发表于 2018-5-2 20:50:16 | 显示全部楼层
想象一个推挽输出,由一个NMOS和一个PMOS组成,两者D极相连,此连接点就是输出位置。NMOS导通输出为低电平(接近VSS),PMOS导通输出高电平(接近VDD)。而当两个MOS都不导通时输出几乎处于断开隔离的状态,这就是输出高阻态,我认为高阻态主要是为了不影响、不干扰其他与之相连的电路部分的工作,比如有几个驱动输出并联的时候。
回复

使用道具 举报

31

主题

71

帖子

0

精华

初级会员

Rank: 2

积分
133
金钱
133
注册时间
2018-4-22
在线时间
17 小时
 楼主| 发表于 2018-5-3 13:39:24 | 显示全部楼层
理解了,非常感谢
回复

使用道具 举报

6

主题

305

帖子

1

精华

金牌会员

Rank: 6Rank: 6

积分
2876
金钱
2876
注册时间
2016-7-17
在线时间
404 小时
发表于 2018-5-3 22:40:22 | 显示全部楼层
lululu123 发表于 2018-5-3 13:39
理解了,非常感谢

不客气,有用就好。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-7 00:17

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表