OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2606|回复: 3

static void SetSysClockTo72(void)里面有几行代码真的看不懂,希望大佬们来帮一下,感激不尽

[复制链接]

2

主题

8

帖子

0

精华

初级会员

Rank: 2

积分
72
金钱
72
注册时间
2018-4-20
在线时间
8 小时
发表于 2018-4-20 15:14:42 | 显示全部楼层 |阅读模式

#define  RCC_CFGR_HPRE_DIV1                  ((uint32_t)0x00000000)        /*!< SYSCLK not divided */
#define  RCC_CFGR_PPRE2_DIV1                 ((uint32_t)0x00000000)        /*!< HCLK not divided */
#define  RCC_CFGR_PPRE1_DIV2                 ((uint32_t)0x00000400)        /*!< HCLK divided by 2 */


    /* HCLK = SYSCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;      先不管这个寄存器到底配置了怎样的分频系数,直接看那个或等于(“|=”),右边的数字是0x00000000,这算了和没算是一样的

    /* PCLK2 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;

    /* PCLK1 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

9

主题

1385

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
12025
金钱
12025
注册时间
2013-3-8
在线时间
1280 小时
发表于 2018-4-20 15:25:07 | 显示全部楼层
是一样的,但这样写有个好处,当你想改DIV1时,只接改宏定义就行了,其他地方都不用动。但若因为是0,就不写RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1这一行。当你想改DIV1时,就要改宏定义,并增加这一行。对于不太会用这个芯片的用户,会增加难度。
回复 支持 反对

使用道具 举报

2

主题

8

帖子

0

精华

初级会员

Rank: 2

积分
72
金钱
72
注册时间
2018-4-20
在线时间
8 小时
 楼主| 发表于 2018-4-20 15:37:53 | 显示全部楼层
augustedward 发表于 2018-4-20 15:25
是一样的,但这样写有个好处,当你想改DIV1时,只接改宏定义就行了,其他地方都不用动。但若因为是0,就不 ...

兄弟,您的意思是,如果那几个宏不更改的话,那几条配置寄存器的语句其实也相当于是废话?至于为什么又要给出来,是因为方便我们用户自己配置分频系数时,只需要修改宏就行了?
回复 支持 反对

使用道具 举报

1

主题

882

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
3071
金钱
3071
注册时间
2018-2-7
在线时间
285 小时
发表于 2018-4-20 16:11:04 | 显示全部楼层
方便移植,也方便修改,不论是怎样的值,用同样的方法操作。要不然是0的时候一种写法,不是0的时候又是一种写法,程序可移植性就会比较差。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-8 11:52

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表