OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 5060|回复: 3

为什么射极跟随器的负载过小时会出现输出信号的底部切割?

[复制链接]

20

主题

122

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
222
金钱
222
注册时间
2013-9-21
在线时间
0 小时
发表于 2014-1-30 09:20:19 | 显示全部楼层 |阅读模式

上边是电路图,信号源是振幅5V,1KHz的正弦波。


上边红线是信号源,黄线部分是发射级电位Ve。
小弟想问下为什么负载(R4)较小的时候,会波形底部会被切?想了好长时间没弄明白。。。。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

头像被屏蔽

6168

主题

7036

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
19705
金钱
19705
注册时间
2012-12-27
在线时间
25 小时
发表于 2014-1-30 10:02:33 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

20

主题

122

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
222
金钱
222
注册时间
2013-9-21
在线时间
0 小时
 楼主| 发表于 2014-1-30 10:41:36 | 显示全部楼层
百度了一下,切割的部分是由于发射结截止导致,截止时Ve点处的电压并不为0,是由于电容C3上电压通过R3和R4分压所产生的。
但是还有个问题是,静态点设置的Vb是7.5V左右,5V的正弦波就是在电压最小-5V时,还有Vb还有2V左右的电压。
为什么会导致发射结截止呢?
回复 支持 反对

使用道具 举报

4

主题

14

帖子

0

精华

初级会员

Rank: 2

积分
51
金钱
51
注册时间
2014-3-3
在线时间
0 小时
发表于 2014-4-30 23:17:49 | 显示全部楼层
回复【3楼】jikaishihuaidan:
---------------------------------
你是在看《晶体管电路设计》吧,我现在也遇到了这个问题,想不明白,请教你一下
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-5-10 10:35

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表