VS1003的DREQ始终为低电平

msq001

原理图如图片所示，附件pdf里面是整个工程的原理图。
之前自己画了个mp3的板子，焊上了之后，其他功能都正常，但是最关键的地方也就是VS1003始终无法正常工作，程序是用原子哥的程序修改过来的，现在的问题是VS1003的DREQ管脚一直是低电平，电路我重新焊了两三遍了，VS1003的芯片也换过一片，还是一样的现象。DREQ对应的stm32的管脚也设置为上拉输入了，而且后来调试我又飞了外部上拉电阻，还是一直是低电平。折腾了好久实在是想不出哪里有问题了。哪位大佬能给分析分析。

liuliupiaoxue

msq001 发表于 2017-10-14 18:29
没有短地，我用万用表测过，而且我直接把那个脚飞到3.3V上就能读到高电平，如果短地了，应该是短路的现象 ...

汗，这个while（DREQ）应该是检测PA10的输入吧，该不会是程序问题吧,建议上程序。程序没问题，怀疑硬件的话，可以对比好的VS1003的阻值和二极体值。

liuliupiaoxue

嗯，这个先排除DREQ网络没短地吧。然后仿真到VS_HD_Reset()硬复位里面会出现高电平，进函数单步仿真看有没有高电平，这样假如程序有问题，至少知道大概在哪里。

msq001

liuliupiaoxue 发表于 2017-10-14 18:06
嗯，这个先排除DREQ网络没短地吧。然后仿真到VS_HD_Reset()硬复位里面会出现高电平，进函数单步仿真看有没 ...

没有短地，我用万用表测过，而且我直接把那个脚飞到3.3V上就能读到高电平，如果短地了，应该是短路的现象。仿真运行是死等在第一个while(DREQ)，也就是说，DREQ引脚一直为低电平。。。

msq001

liuliupiaoxue 发表于 2017-10-14 18:06
嗯，这个先排除DREQ网络没短地吧。然后仿真到VS_HD_Reset()硬复位里面会出现高电平，进函数单步仿真看有没 ...

我之前把Vs1003的所有外围电路全都戳掉了，包括2.8V的电源也都断掉了，芯片也用热风枪吹掉了，这是个时候读到的是高电平，然后我只把vs1003的芯片焊上去，电源也都焊，这个时候按我的理解，芯片没有供电DREQ引脚应该是浮空的，但是读出来的还是低电平。

msq001

liuliupiaoxue 发表于 2017-10-14 22:28
汗，这个while（DREQ）应该是检测PA10的输入吧，该不会是程序问题吧,建议上程序。程序没问题，怀疑硬件的 ...

好的~~~感谢你的回复

msq001

问题找到了，今天我用万用表挨个测电路的时候发现晶振旁边的1M电阻没有连通，打开pcb文件一看，果然有一边忘记连线了，所以导致晶振应该没起振，用锡线连通后就好了。因为画pcb我是只显示了顶层底层和对应的丝印层，其他的层全都隐藏了，所以有根线忘连了也没发现。以后连完线后一定把连线向导层打开，看一下是不是还有线没连。做硬件粗心大意真是要不得，引以为戒。

msq001

顺便感谢一下楼上的同志的回复

gjw1996629

msq001 发表于 2017-10-24 19:36
问题找到了，今天我用万用表挨个测电路的时候发现晶振旁边的1M电阻没有连通，打开pcb文件一看，果然有一边 ...

线没连，检查器会一直报错吧，DRC检查不走的吗