OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2843|回复: 1

RCC时钟配置。

[复制链接]

5

主题

34

帖子

0

精华

初级会员

Rank: 2

积分
107
金钱
107
注册时间
2014-3-24
在线时间
19 小时
发表于 2017-9-21 09:01:28 | 显示全部楼层 |阅读模式

每次看时钟都是觉得时钟好难,好大一块~来一个别人配置好的时钟模块吧,以后可以直接复制了。

/*****************************************************
* 函数名                :RCC_Configuration                                * 输出结果                :无
* 函数描述                :设置系统各部分时钟                        * 返回值                :无
* 输入参数                :无
*****************************************************/
void RCC_Configuration(void)
{
                ErrorStatus HSEStartUpStatus;                                           //定义枚举类型变量HSEStartUpStatus
                RCC_DeInit();                                                                           //复位系统时钟设置
                RCC_HSEConfig(RCC_HSE_ON);                                                   //开启HSE
                HSEStartUpStatus = RCC_WaitForHSEStartUp();                   //等待HSE稳定并起振
                /*判断HSE是否起振成功,是则进入if()内部*/
                if(HSEStartUpStatus == SUCCESS)
                {
                                RCC_HCLKConfig(RCC_SYSCLK_Div1);                //选择HCLK(AHB)时钟源为SYSCLK 1分频
                                RCC_PCLK2Config(RCC_HCLK_Div1);                          //选择PCLK2时钟源为HCLK(AHB) 1分频
                                RCC_PCLK1Config(RCC_HCLK_Div2);                        //选择PCLK1时钟源为HCLK(AHB) 2分频
                                FLASH_SetLatency(FLASH_Latency_2);                  //设置Flash延时周期数为2
                                FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);                  //使能FLash预取缓存
                                /*选择PLL时钟源为HSE 1分频,倍频数为9,则PLL=8MHz*9=72MHz  */
                                RCC_PLLConfig(RCC_PLLSource_HSE_Div1,RCC_PLLMul_9);
                                //RCC_PLLConfig(RCC_PLLSource_HSI_Div2,RCC_PLLMul_16);
                                RCC_PLLCmd(ENABLE);
                                while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);                         //等到PLL稳定输出
                                RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);                                  //选择SYSCLK时钟源为PLL
                                while(RCC_GetSYSCLKSource() != 0x08);                                           //等待PLL成为SYSCLK时钟源
                }       
}
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

6

主题

63

帖子

0

精华

初级会员

Rank: 2

积分
147
金钱
147
注册时间
2016-9-13
在线时间
28 小时
发表于 2018-3-10 16:09:01 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-20 04:20

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表