stm32 f103VE 的PE5 和PE6怎么拉不低啊？

czs

   如题啊。。。急求啊。。

xiaoyan

是不是和其他脚短接了

czs

没有啊。。是不是和其他功能复用了还是？  

这两个脚直接接出来没有连接其他任何脚。而且测试了，并没有和附近其他的脚连接。

以前我实验  发现PB3  B4拉不低。后来取消jtag（目前我们下载是用SW模式）功能：

GPIO_PinRemapConfig(GPIO_Remap_SWJ_NoJTRST, ENABLE);
GPIO_PinRemapConfig(GPIO_Remap_SWJ_JTAGDisable , ENABLE);

后就可以使用PB3  B4了。

现在PE4,PE5又出现这样的情况。无语啊。有没有可能是类似的情况？

czs

回复【2楼】xiaoyan:
---------------------------------
没有啊。。是不是和其他功能复用了还是？   

这两个脚直接接出来没有连接其他任何脚。而且测试了，并没有和附近其他的脚连接。 

以前我实验  发现PB3  B4拉不低。后来取消jtag（目前我们下载是用SW模式）功能： 

GPIO_PinRemapConfig(GPIO_Remap_SWJ_NoJTRST, ENABLE); 
GPIO_PinRemapConfig(GPIO_Remap_SWJ_JTAGDisable , ENABLE); 

后就可以使用PB3  B4了。 

现在PE4,PE5又出现这样的情况。无语啊。有没有可能是类似的情况？

xiaoyan

确保代码准确无误的情况下，比如说其他地方没有对这两个IO口操作，读PE5、PE6，若果是高你就接低，是低你就接高，看外部接的电平和读的电平是否一致，如果不一致的话，那很有可能是IO口坏了。