OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4646|回复: 6

关于读取OV2640的ID问题,发现读出来的是0XFBEF,有人遇到过吗?

[复制链接]

29

主题

100

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
213
金钱
213
注册时间
2016-12-29
在线时间
100 小时
发表于 2017-8-25 14:28:09 | 显示全部楼层 |阅读模式
1金钱
1.一开始读出来的是0XFFFF,修改配置以后读出的是0XFBEF,这难道还是配置错误? 1.png 这个是SCCB的配置。
2.要是只是读ID的话 ,只需要配置准确SCCB就行吧,不读图片数据的话不需要配置VSYNG、HSYNC这些,
3.SDA与SCL是直接IO口出来接的OV2640,还需要有什么外部上拉或者下拉吗?

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

29

主题

100

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
213
金钱
213
注册时间
2016-12-29
在线时间
100 小时
 楼主| 发表于 2017-8-25 16:59:56 | 显示全部楼层
3.我看手册有条SCCB_E,但是摄像头管脚上没看到这个角,请问这个角是时钟吗?是从单片机IO口连接的?
回复

使用道具 举报

35

主题

121

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
331
金钱
331
注册时间
2016-10-12
在线时间
53 小时
发表于 2017-8-25 18:31:40 | 显示全部楼层
你的OV是有内部晶振吗?如果没有,那么XCLK线,要给一个时钟信号。另外,除了电源,把RESET接高,把PWDN接低。
回复

使用道具 举报

29

主题

100

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
213
金钱
213
注册时间
2016-12-29
在线时间
100 小时
 楼主| 发表于 2017-8-25 21:01:50 | 显示全部楼层
kmmyk 发表于 2017-8-25 18:31
你的OV是有内部晶振吗?如果没有,那么XCLK线,要给一个时钟信号。另外,除了电源,把RESET接高,把PWDN接 ...

上面你说的都已满足,并且把SIO_C与SIO_D都外部拉高了。
回复

使用道具 举报

35

主题

121

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
331
金钱
331
注册时间
2016-10-12
在线时间
53 小时
发表于 2017-8-25 21:40:00 | 显示全部楼层
孤独的流浪者 发表于 2017-8-25 21:01
上面你说的都已满足,并且把SIO_C与SIO_D都外部拉高了。

你代码里的两个IO,是用来读SCCB的吗?
那么:SDA线在写和读的时候要换模式,换了吗?
回复

使用道具 举报

29

主题

100

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
213
金钱
213
注册时间
2016-12-29
在线时间
100 小时
 楼主| 发表于 2017-8-26 08:23:54 | 显示全部楼层
kmmyk 发表于 2017-8-25 21:40
你代码里的两个IO,是用来读SCCB的吗?
那么:SDA线在写和读的时候要换模式,换了吗?

换了  ,定义了SDA的输入输出。   昨晚看波形 ,杂波太多,并且SCL线好像一直没拉低。一直在高电平上。
回复

使用道具 举报

29

主题

100

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
213
金钱
213
注册时间
2016-12-29
在线时间
100 小时
 楼主| 发表于 2017-8-26 15:13:08 | 显示全部楼层
HEIL!!!!!!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-5-18 04:45

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表