OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...

AXI4-stream协议tvalid信号怎么抓

查看数: 6778 | 评论数: 4 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2023-1-3 11:00

正文摘要:

各位大佬,请教一下,我在处理一个axi4-stream的接口的时候用ila抓出来它的输出信号是这样的: 其中这个tvalid(数据有效信号)有点奇怪,每个数据开始的时候拉高,但是不到一个周期(甚至不到半个周期)就拉 ...

回复

xara 发表于 2023-1-5 14:36:13
QinQZ 发表于 2023-1-4 09:34
ILA上面的数字就是对应采集到的点,一个标尺表示一个时钟周期,而且那个TREADY和TVALID同时拉低的,这俩 ...

明白了,感谢版主的解答~
QinQZ 发表于 2023-1-4 09:34:30
xara 发表于 2023-1-3 16:04
一个周期不是下图中圈的这样吗,版主的意思是ila上方的标尺并不代表时间轴是这样吗?

但如果是这样的 ...

ILA上面的数字就是对应采集到的点,一个标尺表示一个时钟周期,而且那个TREADY和TVALID同时拉低的,这俩信号同时为高电平保持了一个时钟周期,也就是每次只传输了一个有效周期的数据
QinQZ 发表于 2023-1-3 11:00:30
从你的ILA图来看,TVALID刚好持续一个时钟周期,没看到持续半个周期的,用和TVALID同步的时钟判断,应该能抓到上升沿的


关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-12-19 22:45

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表